TRW

03500.017735.



# PATENT APPLICATION

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re A	application of:	)	
		:	Examiner: N.Y.A.
NOBORU YOKOYAMA		)	
,		:	Group Art Unit: 2622
Application No.: 10/718,603		)	
		:	
Filed:	November 24, 2003	)	•
		:	
For:	INFORMATION PROCESSING	)	
	APPARATUS AND INFORMATION	:	
	PROCESSING METHOD	)	May 11, 2004

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

# SUBMISSION OF PRIORITY DOCUMENT

Sir:

In support of Applicant's claim for priority under 35 U.S.C. § 119, enclosed is a certified copy of the following Japanese application:

2002-345022, filed November 28, 2002.

Applicant's undersigned attorney may be reached in our New York office by telephone at (212) 218-2100. All correspondence should continue to be directed to our address given below.

Respectfully submitted,

Attorney for Applicant

Registration No. 50 333

FITZPATRICK, CELLA, HARPER & SCINTO 30 Rockefeller Plaza New York, New York 10112-3801 Facsimile: (212) 218-2200

**NYMAIN426470** 

# 35 US /140

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月28日

出 願 番 号 Application Number:

特願2002-345022

[ST. 10/C]:

Applicant(s):

[JP2002-345022]

出 願 人

キヤノン株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年12月15日





【書類名】 特許願

【整理番号】 223873

【提出日】 平成14年11月28日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H04N 1/00

【発明の名称】 情報処理装置

【請求項の数】 1

【発明者】

【住所又は居所】 東京都大田区下丸子3丁目30番2号キヤノン株式会社

内

【氏名】 横山 登

【特許出願人】

【識別番号】 000001007

【住所又は居所】 東京都大田区下丸子3丁目30番2号

【氏名又は名称】 キヤノン株式会社

【代表者】 御手洗 富士夫

【電話番号】 03-3758-2111

【代理人】

【識別番号】 100090538

【住所又は居所】 東京都大田区下丸子3丁目30番2号キヤノン株式会社

内

【弁理士】

【氏名又は名称】 西山 恵三

【電話番号】 03-3758-2111

【選任した代理人】

【識別番号】 1000

100096965

【住所又は居所】 東京都大田区下丸子3丁目30番2号キヤノン株式会

社内

【弁理士】

【氏名又は名称】 内尾 裕一

【電話番号】 03-3758-2111

【手数料の表示】

【予納台帳番号】 011224

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9908388

【プルーフの要否】 要

### 【書類名】 明細書

【発明の名称】 情報処理装置

### 【特許請求の範囲】

【請求項1】 一つのマスタブロックと複数のスレーブブロックがあり、マスタブロックから第一のスレーブブロックへ、第二のスレーブブロックから第三のスレーブブロックへ、同様に各スレーブブロック間を数珠繋ぎ状に設けられたデータ伝達路と、最後のスレーブブロックからマスタブロックへ設けられたデータ伝達路を含み、それらデータ伝達路をデータとそのデータの属性をあらわすへッダの組(以下、パケット)が伝達される情報処理装置において、

各ブロックでブロックを識別する情報を記憶部と、

前記ブロックの識別情報の記憶部は同じ値に初期化される手段と、

前記ブロックの識別情報の記憶部を書き換える手段と、

パケットのヘッダにはパケットのデータを処理すべき前記ブロックの識別情報 を指定する手段と、

各ブロックで入力データ伝達路からのパケットのヘッダのブロックの識別情報を参照し、前記ブロックの識別情報の記憶部の内容と等しい場合には、そのパケットを処理した結果のパケットを、さもなければ、入力されたパケットを出力データ伝達路に送出する手段と、

を有することを特徴とする情報処理装置。

### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、ブロック間を接続するデータ伝達路を含む情報処理装置に関するものである。

[0002]

#### 【従来の技術】

近年、CPU(中央処理装置)の高速化、ICメモリやハードディスクの大容量化が進み、情報処理装置で扱うデータ量は増大している。それに伴い、情報処理装置内部のブロック間を伝達するデータ量も増大している。

# [0003]

大量のデータを処理する代表的な装置として、画像データを扱う情報処理装置を例にとって、従来の技術を説明する。画像処理装置では、一般的に画像データの記憶や処理のためのCPU、ICメモリやハードディスクの部分と、CPUでは要求される時間で処理しきれない画像処理を実現するためのハードウェア部分とに分けられる。前者の部分は一般のコンピュータと共通な構成なので、コンピュータと同じアーキテクチャが利用され、それに後者の部分が付加された形をとる。また、画像処理においては、一つの画像データに対して複数の処理が施されるのが一般的である。たとえば、カラーの画像データでは、RGB、YUV、Lab、CMYKなどに代表される、いろいろな色空間により表現される。一つの画像処理はある色空間のデータを入力し、処理を施すので、入力されるデータの色空間をその色空間へ変更する必要がある。さらに、処理を施された画像データを希望の色空間へ変更される。したがって、この場合、色空間変換、ある画像処理、色空間変換と3つの処理が連続して一つの画像データに対して、施される。

## [0004]

図4は従来の画像処理装置のブロック図である。マスタブロック1は一般のコンピュータと共通な構成でCPU11と記憶部12がデータ伝達路13で接続されている。スレーブブロック2はCPU11と独立に画像処理を実現する画像処理部23を含む。これらの二つのブロックはIF部10とPacket Select21を介してデータ伝達路3で接続される。また、スレーブブロック2とスレーブブロック2′はスレーブブロック2のPacket Deselector24とスレーブブロック2′のPacket Selectorを介してデータ伝達路3′で接続される。さらに、最後のスレーブブロック2″とマスタブロック1はスレーブブロック2″のPacket DeselectorとIF部10を介してデータ伝達路4で接続される。もちろん、この図に示すブロック図は説明のためのものであり、実際の画像処理装置はもっと複雑である。

#### [0005]

図5は画像処理装置が扱うデータの処理単位を説明するための図である。1枚の画像データは非常に大きなデータ量となる。そのため、同図に示すように、画

3/

像処理部23が処理しやすいように、それをある大きさのタイルに分割する。記憶部12の容量を抑え、多くの枚数の画像データを記憶できるようにするため、各タイルのデータは圧縮された形で記憶される。この圧縮されたタイル上の画像データが処理単位となるが、このデータがどの画像のどの部分のタイルであるかなどの情報が必要である。従って、その情報をヘッダ部、圧縮されたデータをデータ部として、これらを合わせたものが実際の処理単位となる。以下、これをパケットと呼ぶ。

#### [0006]

パケットのヘッダ部には、そのパケットがどの画像か、どの部分のタイルかの情報の他に、画像データの種類、たとえばカラーか、モノクロか、カラーであれば使用されている色空間の情報なども含まれる。さらに、画像自体の情報のほかに、どのブロックにおいて、どのような画像処理を行うかの指定(以下、ブロック指定、処理指定)も含まれる。

#### [0007]

図6と図7はそれぞれ、IF部10、Packet Selector21の内部を示すブロック図である。

#### [0008]

IF部10は図6に示すように、CPU11を介在することなく、記憶部12 の指定された領域からパケットを読み出し、データ伝達路3に送り出すDMAC (ダイレクトメモリアクセスコントローラ)101と、データ伝達路4から送られてくるパケットを、CPU11を介在することなく、記憶部12の指定された領域に書き込むDMAC102から構成される。

#### [0009]

Packet Selector21は図7に示すように、データ伝達路3から送られてくるパケットのヘッダを監視し、ヘッダ部のブロック指定が自身のブロック識別の設定25の値(ここでは、x)と比較し、等しくなければデータ伝達路22へ、さもなければ、ヘッダ部の処理指定にしたがって、そのパケットを適切な画像処理部21に振り分けように、セレクタ204を制御する。したがって、送られてきたパケットのヘッダ部のブロック指定が自身のブロック識別設定

と異なる時には、そのパケットはデータ伝達路 2 2 を経由して次のブロックへそのまま送られる。

## [0010]

画像処理部23では、入力されるパケットを処理し、処理を施した結果のパケットを出力するが、その際に出力パケットのヘッダ部の、その画像処理部23に対応するブロック指定、処理指定を削るか、処理済のフラグを立てる。

#### $[0\ 0\ 1\ 1]$

このようにすることで、マスタブロック1から送出されたパケットは各スレー ブブロック2を経由して、必要な処理を次々に施され、マスタブロック1へ戻っ てくる。

## [0012]

#### 【発明が解決しようとする課題】

しかしながら、上記従来例ではスレーブブロックのブロック識別の設定が固定されているために、スレーブブロックの数が違う、類似したシステムにおいても、ブロック識別の再割り当て、CPU11が実行するソフトウェアの変更が必要となる。

#### [0013]

本発明は上記従来例の問題点に鑑み、各スレーブブロックにブロック識別を記憶する記憶部を設け、それを書き換える手段を設けることにより、スレーブブロックの数が変更されても、共通のソフトウェアでブロック識別の再割り当てが可能な情報処理装置を提供することを目的とする。

#### $[0\ 0\ 1\ 4]$

#### 【課題を解決するための手段】

本発明は上記目的を達成するために、一つのマスタブロックと複数のスレーブ ブロックがあり、マスタブロックから第一のスレーブブロックへ、第二のスレー ブブロックから第三のスレーブブロックへ、同様に各スレーブブロック間を数珠 繋ぎ状に設けられたデータ伝達路と、最後のスレーブブロックからマスタブロッ クへ設けられたデータ伝達路を含み、それらデータ伝達路をパケットが伝達され る情報処理装置において、各ブロックでブロックを識別する情報を記憶部と、前

5/

記ブロックの識別情報の記憶部は同じ値に初期化される手段と、前記ブロックの 識別情報の記憶部を書き換える手段と、パケットのヘッダにはパケットのデータ を処理すべき前記ブロックの識別情報を指定する手段と、各ブロックで入力デー 夕伝達路からのパケットのヘッダのブロックの識別情報を参照し、前記ブロック の識別情報の記憶部の内容と等しい場合には、そのパケットを処理した結果のパケットを、さもなければ、入力されたパケットを出力データ伝達路に送出する手 段とを有することを特徴とする。

#### [0015]

(作用)

本発明は上記構成により、スレーブブロックの数が変更されても、共通のソフトウェアでブロック識別の再割り当てが可能となるので、スレーブブロックの数の変更によるソフトウェアの変更が必要なく、短期間で類似のシステムを多機種開発することを可能とする。

#### [0016]

## 【発明の実施の形態】

以下、図面を参照して本発明を説明する。図1は、本発明に係る情報処理装置の一実施例の概略構成を示すブロック図であり、従来例において説明した構成部材と同一のものには同一の参照符号を付す。

#### $[0\ 0\ 1\ 7\ ]$

図1において、マスタブロック1は一般のコンピュータと共通な構成でCPU 11と記憶部12がデータ伝達路13で接続されている。スレーブブロック2は CPU11と独立に画像処理を実現する画像処理部23、ブロック識別情報を記憶するブロック識別設定記憶部27とそれを制御するブロック識別設定制御部26を含む。これらの二つのブロックはIF部10とPacket Selector21を介してデータ伝達路3で接続される。

#### $[0\ 0\ 1\ 8]$

図2はブロック識別情報を設定するためのパケットを説明するための図である。本発明では画像データとは異なる、このパケットを使用して各スレーブブロックのブロック識別情報を設定する。このパケットを画像データのパケットと区別

するために、コマンドパケットと呼び、画像データのパケットをデータパケットと呼ぶことにする。コマンドパケットとデータパケットとはヘッダ部により区別し、コマンドパケットのコマンド部(データパケットのデータ部にあたる)には、設定すべきブロック識別情報が存在する。

## [0019]

コマンドパケットのヘッダ部には、データパケットと同様にブロック指定、処理指定が必要である。コマンドパケットにおいては、処理指定はブロック識別設定制御部26が指定される。ただし、ブロック指定はコマンドパケット自身が設定するもので、設定する前には正しい値が指定できない。

#### [0020]

そこで、ブロック識別設定記憶部 2 7 はシステムの初期時(リセット時)に、 ある同じ値に初期化されるようにする。ここでは、説明のために、 0 に初期化されるものとする。

#### [0021]

図3は各スレーブブロックにブロック識別情報を割り当てる時のCPU11の 動作を説明するためのフローチャートである。

#### [0022]

まず、ヘッダ部のブロック指定にブロック識別設定記憶部 2 7 の初期値である 0 を、処理指定にブロック識別設定制御部 2 6 を設定し、コマンド部 1 (フローチャートでは変数 b 1 o c k \_\_ n o を使用) としたコマンドパケットを送出する

#### [0023]

最初のスレーブブロック2では、そのコマンドパケットを受け取ると、ブロック識別設定記憶部27の内容とヘッダ部のブロック指定が一致するので、Packet Selector21がそのパケットをブロック識別設定制御部26に送り、ブロック識別設定制御部26はパケットのコマンド部の内容である1をブロック識別設定記憶部27に設定する。

#### [0024]

このコマンドパケットがマスタブロック1に戻らない場合、変数block\_\_

# [0025]

最初のスレーブブロック2は、すでにブロック識別が1と設定され、ヘッダ部のブロック指定と一致しないため、Packet Selector21がそのコマンドパケットをデータ伝達路22に送り、そのまま次のスレーブブロック2 に送られる。

## [0026]

スレーブブロック2′では、そのコマンドパケットを受け取ると、ブロック識別設定記憶部27の内容とヘッダ部のブロック指定が一致するので、Packet Selector21がそのパケットをブロック識別設定制御部26に送り、ブロック識別設定制御部26はパケットのコマンド部の内容である2をブロック識別設定記憶部27に設定する。

# [0027]

同様にして、マスタブロックから近い順にスレーブブロックのブロック識別情報が、1、2、…と設定される。最後のスレーブブロック2″にコマンドパケットにより、ブロック識別情報が設定された後、CPU11が変数block\_noをインクリメントして、ヘッダ部のブロック指定にブロック識別設定記憶部27の初期値である0を、処理指定にブロック識別設定制御部26を設定し、コマンド部を変数block\_noの内容としたコマンドパケットを送出すると、すべてスレーブブロックのブロック識別設定記憶部27には初期値である0以外の値が設定されているため、このコマンドパケットは各スレーブブロックのデータ伝達路22を経由し、結果として、そのコマンドパケットはデータ伝達路4を介してマスタブロック1へそのまま戻る。

#### [0028]

CPU11はコマンドパケットが戻ってきたことで、すべてのスレーブブロックのブロック識別情報が設定されていたことを知ることができる。また、送出し



## [0029]

上記の説明では、マスタブロックから近い順にスレーブブロックのブロック識別情報を、1、2、…と設定したが、このような通し番号である必要はない。スレーブブロックのブロック識別情報の設定は、ブロック識別設定記憶部27の初期値以外の各スレーブブロックでユニークな値を設定すれば良い。

## [0030]

# 【発明の効果】

以上説明したように本発明は、共通のソフトウェアでブロック識別の再割り当 てが可能となるので、スレーブブロックの数の変更によるソフトウェアの変更が 必要なく、短期間で類似のシステムを多機種開発することを可能とする。

#### 【図面の簡単な説明】

### 【図1】

本発明に係る情報処理の一実施例の概略構成を示すブロック図である。

#### 【図2】

実施例のコマンドパケットを説明するための図である。

#### 【図3】

図1のCPU11の動作を説明するためのフローチャートである。

#### 【図4】

従来の情報処理装置の概略構成を示すブロック図である。

#### 【図5】

パケットを説明するための図である。

#### 【図6】

図4のIF部10の詳細なブロック図である。

#### 【図7】

図4のPacket Selector21の詳細なブロック図である。


#### 【符号の説明】

- 1 マスタブロック
- $2 \cdot 2'$  , 2''  $\lambda \nu 7 \gamma \nu 9 \gamma \nu$

- 3, 4 データ伝達路
- 10 IF部
- 11 CPU
- 12 記憶部
- 13 データ伝達路
- 21 Packet Selector
- 22 データ伝達路
- 23 画像処理部
- 24 Packet Deselector
- 25 ブロック識別の設定
- 26 ブロック識別設定制御部
- 27 ブロック識別設定記憶部
- 101, 102 DMAC
- 211 Header Watcher
- 212 セレクタ



# 【図1】



【図2】


command packet

ヘッダ部

コマンド部




# ブロック識別情報の割り当て






# 【図4】






【図5】






# 【図6】





# 【図7】





【書類名】

要約書

【要約】

【課題】 マスタブロックとブロック識別を持つ、複数のスレーブブロックにおいて、ブロック識別をソフトウェアにより、動的に割り当てることを可能とし、スレーブブロックの数が変更された場合でも、ソフトウェアの変更を最小限に抑えるため。

【解決手段】 各スレーブブロックにブロック識別を記憶する記憶部と、全スレーブブロックの識別記憶部を同じ値に初期化する手段と、その初期値を用いて、順次スレーブブロックの識別記憶部を設定手段とを有する。

【選択図】 図1



# 出願人履歴情報

識別番号

[000001007]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都大田区下丸子3丁目30番2号

氏 名 キヤノン株式会社